PLL: Yes, Propòsit principal: Memory, DDR2, Entrada: SSTL-18, Sortida: SSTL-18, Nombre de circuits: 1, Relació - Entrada: sortida: 1:10,
PLL: No, Sortida: Clock,
PLL: Yes, Propòsit principal: SONET/SDH, Stratum, Entrada: LVCMOS, Sortida: LVCMOS, LVPECL, Nombre de circuits: 1, Relació - Entrada: sortida: 11:13,
PLL: Yes, Propòsit principal: SONET/SDH, Telecom, Entrada: LVCMOS, Sortida: LVCMOS, LVPECL, Nombre de circuits: 1, Relació - Entrada: sortida: 6:5,
PLL: Yes, Propòsit principal: 3G, Ethernet, SONET/SDH, Entrada: LVCMOS, LVDS, LVPECL, Sortida: LVDS, Nombre de circuits: 1, Relació - Entrada: sortida: 2:2,
PLL: Yes, Propòsit principal: SONET/SDH, Entrada: CMOS, Sortida: CML, CMOS, Nombre de circuits: 2, Relació - Entrada: sortida: 3:3,
PLL: Yes, Propòsit principal: Ethernet, SONET/SDH, Telecom, Entrada: LVCMOS, Sortida: LVCMOS, Nombre de circuits: 1, Relació - Entrada: sortida: 11:10,
PLL: Yes, Propòsit principal: Ethernet, SONET/SDH, Entrada: CML, Sortida: CML, Nombre de circuits: 1, Relació - Entrada: sortida: 2:2,
